13秋福建师范大学《EDA技术》在线作业一

福师《EDA技术》在线作业一
试卷总分：100 奥鹏学习网（aopeng123.cn) 发布
多选题
判断题
一、多选题（共 10 道试题，共 20 分。）
V
1. 基于FPGA/CPLD器件的数字系统设计流程包括哪些阶段（）。
A. 设计输入
B. 综合
C. 布局布线
D. 仿真和编程
需要购买答案的联系QQ:79691519满分：2 分
2. 常用的综合工具有哪些（）。
A. FPGA Express
B. FPGA compiler
C. Synplify Pro
需要购买答案的联系QQ:79691519满分：2 分
3. 用PLD器件实现设计的优势有哪些（）？
A. 周期短
B. 投入少
C. 风险小
D. 对于成熟的设计往往采用PLD
需要购买答案的联系QQ:79691519满分：2 分
4. SPLD器件分为几类（）。
A. PROM
B. PLA
C. PAL
D. GAL
需要购买答案的联系QQ:79691519满分：2 分
5. IP核一般分为哪几种（）。
A. 硬核
B. 固核
C. 软核
D. 以上全不对
需要购买答案的联系QQ:79691519满分：2 分
6. 布局布线完成后会产生哪些文件（）。
A. 芯片资源耗用的报告
B. EDIF
C. 延时网表
D. 器件编程文件
需要购买答案的联系QQ:79691519满分：2 分
7. 下面哪些是专业提供第三方EDA软件工具的公司（）。
A. Cadence
B. Mentor
C. Synopsys
D. Synplicity
需要购买答案的联系QQ:79691519满分：2 分
8. 下面哪些是专业提供PLD器件厂商（）。
A. Xilinx
B. Altera
C. Lattice
D. Micsoftware
需要购买答案的联系QQ:79691519满分：2 分
9. TOP-down设计一般分为哪几个层次（）。
A. 系统级
B. 功能级
C. 门级
D. 开关级
需要购买答案的联系QQ:79691519满分：2 分
10. 常用的集成FPGA/CPLD开发工具有哪些（）。
A. MAX+plus II
B. Quartus II
C. ISE
D. ispLEVER
需要购买答案的联系QQ:79691519满分：2 分
福师《EDA技术》在线作业一
试卷总分：100 奥鹏学习网（aopeng123.cn) 发布
多选题
判断题
二、判断题（共 40 道试题，共 80 分。）
V
1. 编译型仿真器的仿真速度快，但需要预处理，不能即时修改。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
2. 综合指的是将较高级抽象层次的设计描述自动转化为较低层次描述的过程。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
3. CPLD和FPGA都属于高密度可编程逻辑器件。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
4. Verilog HDL中实数型和字符串型常量是可以综合的。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
5. Verilog HDL和 VHDL目前还都不是IEEE标准。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
6. 有限状态机可以认为是组合逻辑和寄存器逻辑的特殊组合。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
7. 混合仿真器就是能同时支持Verilog和VHDL的仿真器。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
8. Verilog HDL支持条件运算符。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
9. IP核中的硬核可靠性高，能确保性能，能够很快投入使用。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
10. 行为描述就是对设计实体的数学模型的描述，其抽象程度远高于结构描述。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
11. FPGA是Field Programmable Gate Array,现场可编程门阵列的缩写。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
12. HDL是一种用文本形式来描述和设计电路的语言。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
13. HDL是Hardware Description Language,硬件描述语言的缩写。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
14. IP是Intellectual Property的缩写。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
15. ASIC是专用集成电路的缩写。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
16. PLD是Programmable Logic Device,可编程逻辑器件的缩写。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
17. 仿真分为功能仿真和时序仿真。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
18. Verilog HDL支持赋值语句。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
19. Alter的FPGA器件主要由两类配置方式：主动配置方式和被动配置方式。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
20. IP核中的软核与生产工艺无关，不涉及物理实现，为后续设计留有很大空间。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
21. Verilog语言的行为描述语句，如条件语句、赋值语句和循环语句类似于软件高级语言，便于学习和使用。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
22. EDA是Electronic Design Automation,电子设计自动化的缩写。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
23. 用状态机进行设计具有速度快、结构简单、可靠性高等优点。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
24. Verilog HDL中的变量一般分为两种数据类型：net型和variable型。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
25. 在IC设计领域中，IP核一般完成某种功能的设计模块。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
26. Verilog HDL不支持条件语句。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
27. Verilog HDL中整数型常量是不可以综合的。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
28. SRAM是指静态存储器。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
29. 绝大多数的FPGA器件都基于SRAM查找表结构实现。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
30. PLA是Programmable Logic Array,可编程逻辑阵列的缩写。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
31. 目前在数字系统的设计中，主要采用Bottom-UP设计为主。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
32. SOC是System On Chip,芯片系统的缩写。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
33. 采用原理图方式的数字设计的可重用性、可移植要差一些。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
34. Verilog HDL中assign为持续赋值语句。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
35. 反熔丝型开关元件一般用在对可靠性要求较高的军事和航天产品器件上。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
36. PLD器件的设计往往采用层次化的设计方法，分模块，分层次地进行设计描述。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
37. JTAG是Joint Test Action Group, 联合测试行动组的缩写。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
38. 数字设计流程中采用原理图方式适合描述电路的连接关系核接口关系。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
39. Verilog程序的基本设计单元是“模块”（ module）。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分
40. 数据流描述方式多用于组合逻辑电路。
A. 错误
B. 正确
需要购买答案的联系QQ:79691519满分：2 分