如果A、B均为为std_logic_vector的数据类型，A的值为“100”，B的值为“011”，则B...

如果A、B均为为std_logic_vector的数据类型，A的值为“100”，B的值为“011”，则B&A的值为____________。
A. 100011
B. 011100
C. 110011
D. 010011
      满分：5  分
2.  重载操作符的定义一般见于 IEEE 库的哪几个程序包
A. std_logic_arith、std_logic_unsigned、std_logic_signed
B. std_logic_arith、std_logic_unsigned、std_logic_1164
C. std_logic_unsigned、std_logic_1164、std_logic_arith
D. std_logic_1164、std_logic_arith、std_logic_unsigned、std_logic_signed
      满分：5  分
3.  下面哪个标识符是符合VHDL语法的合法标识符
A. 4plus
B. v-4
C. the_signal
D. buffer
      满分：5  分
4.  在VHDL中，用语句_____表示clock的下降沿
A. clock’EVENT
B. clock’EVENT  AND  clock=’1’
C. clock=’0’
D. clock’EVENT  AND  clock=’0’
      满分：5  分
5.  关于数组A的定义如下：signal A：bit_vector(7 downto 0);那么，A=“00110101”，A(7 downto 5)＝_____________。
A. ’010
B. ‘001
C. ‘011
D. ’100
      满分：5  分
6.  请在下例的语句中选择所需的符号____。signal a,b,c : std_logic;c____a＋b after 10ns;
A. :＝