数字电子技术基础A免费答案

数字电子技术基础A复习题1
一、单项选择题(只有一个选项正确，共9道小题)
1. 十进制数3.625的二进制数和8421BCD码分别为（       ）
  (A) 11.11 和11.001
  (B) 11.101 和0011.011000100101
  (C) 11.01 和11.011000100101  (D) 11.101 和11.101
正确答案：B
解答参考：
2. 下列几种说法中错误的是（        ）
  (A) 任何逻辑函数都可以用卡诺图表示。
  (B) 逻辑函数的卡诺图是唯一的。
  (C) 同一个卡诺图化简结果可能不是唯一的。
  (D) 卡诺图中1的个数和0的个数相同。
正确答案：D
解答参考：
3. 和TTL电路相比，CMOS电路最突出的优点在于（     ）
  (A) 可靠性高
  (B) 抗干扰能力强
  (C) 速度快
  (D) 功耗低
正确答案：D
解答参考：
4. 用卡诺图法化简函数F(ABCD)=∑m (0,2,3,4,6,11,12)+∑d (8,9,10,13,14,15)得最简与-或式________。
  (A)  
  (B)  
  (C)  
  (D)  
正确答案：C
解答参考：
5. 逻辑函数F1、F2、F3的卡诺图如图1-2所示，他们之间的逻辑关系是        。
  (A) F3=F1•F2
  (B)
F3=F1+F2
  (C) F2=F1•F3
  (D)
F2=F1+F3
正确答案：B
解答参考：
6. 八选一数据选择器74151组成的电路如图1-3所示，则输出函数为（     ）。
  (A)  
  (B)
  (C)  
  (D)
正确答案：C
解答参考：
7. 某逻辑门的输入端A、B和输出端F的波形图1-7所示，F与A、B的逻辑关系是：
  (A) 与非
  (B) 同或
  (C) 异或
  (D) 或
正确答案：B
解答参考：
8. 卡诺图如图1-1所示，电路描述的逻辑表达式F =        。
  (A)
  (B)
  (C)
BC+AD+BD
  (D)
正确答案：D
解答参考：
9. 在下列逻辑部件中，不属于组合逻辑部件的是        。
  (A) 译码器
  (B) 编码器        
  (C) 全加器
  (D) 寄存器
正确答案：D
解答参考：
四、主观题(共6道小题)
10. 如图3所示，为检测水箱的液位，在A、B、C、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。试用与非门设计一个水位状态显示电路，要求：当水面在A、B之间的正常状态时，仅绿灯G亮；水面在B、C 间或A以上的异常状态时，仅黄Y灯亮；水面在C以下的危险状态时，仅红灯R亮。
11.
12.
13.
14.
，     
15. 用数据选择器组成的多功能组合逻辑电路如图4所示。图中G1、G0为功能选择输入信号，X、Z为输入逻辑变量，F为输出逻辑函数。分析该电路在不同的选择信号时，可获得哪几种逻辑功能，请将结果填入表4中。
数字电子技术基础A复习题2
一、单项选择题(只有一个选项正确，共5道小题)
1. 为了把串行输入的数据转换为并行输出的数据，可以使用（     ）
  (A) 寄存器
  (B) 移位寄存器
  (C) 计数器
  (D) 存储器
正确答案：B
解答参考：
2. 单稳态触发器的输出脉冲的宽度取决于（    ）
  (A) 触发脉冲的宽度
  (B) 触发脉冲的幅度
  (C) 电路本身的电容、电阻的参数
  (D) 电源电压的数值
正确答案：C
解答参考：
3. 为了提高多谐振荡器频率的稳定性，最有效的方法是（    ）
  (A) 提高电容、电阻的精度
  (B) 提高电源的稳定度
  (C) 采用石英晶体振荡器
  (D) 保持环境温度不变
正确答案：C
解答参考：
4. 已知时钟脉冲频率为fcp，欲得到频率为0.2fcp的矩形波应采用（    ）
  (A) 五进制计数器
  (B) 五位二进制计数器
  (C) 单稳态触发器
  (D) 多谐振荡器
正确答案：A
解答参考：
5.
在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（    ）
  (A) 5V
  (B)
2V
  (C) 4V
  (D) 3V
正确答案：B
解答参考：
四、主观题(共8道小题)
6. 已知输入信号A、B、C的波形，试画出图2所示各电路输出（L1、L2、L3）的波形。设触发器的初态为0。  
7. 逻辑电路如图4所示，试画出Q0、Q1、Q2的波形。设各触发器初态为0。
8.
9.
10.
MN=00  8进制计数器，MN=01  9进制计数器，
   MN=10  14进制计数器，MN=11  15进制计数器。
11. 某雷达站有3部雷达A、B、C，其中A和B功率消耗相等，C的功率是A的功率的两倍。这些雷达由两台发电机X和Y供电，发电机X的最大输出功率等于雷达A的功率消耗，发电机Y的最大输出功率是X的3倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。
A        B        C        X        Y
0        0        0        0        0
0        0        1        0        1
0        1        0        1        0
0        1        1        0        1
1        0        0        1        0
1        0        1        0        1
1        1        0        0        1
1        1        1        1        1
12. 设主从JK触发器的初始状态为0，CP、J、K信号如图题5.2.2所示，试画出触发器Q端的波形。
13. D触发器逻辑符号如课本图题5.2.11所示，用适当的逻辑门，将D触发器转换成T触发器、RS触发器和JK触发器。
数字电子技术基础A复习题3
一、单项选择题(只有一个选项正确，共4道小题)
1. 图1-4所示电路中，能完成Qn+1=  逻辑功能的电路是（        ）
  (A)  
  (B)  
  (C)  
  (D)  
正确答案：B
解答参考：
2. D/A转换电路如图1-5所示。电路的输出电压υ0等于（      ）
  (A) 4.5V
  (B)
-4.5V
  (C) 4.25V
  (D)
-8.25V
正确答案：B
解答参考：
3. 用1K×4位的DRAM设计4K×8位的存储器的系统需要的芯片数和地址线的根数是（      ）     
  (A) 16片，10根
  (B) 8片，10根
  (C) 8片，12根
  (D)
16片，12根
正确答案：C
解答参考：
4. 八路数据选择器，其地址输入端（选择控制端）有        个。
  (A) 8个
  (B) 2个
  (C) 3个
  (D) 4个
正确答案：C
解答参考：
四、主观题(共7道小题)
5.
6.
7.
8. 用边沿JK触发器和最少的逻辑门设计一个同步可控2位二进制减法计数器。当控制信号X=0时，电路状态不变；当X=1时，在时钟脉冲作用下进行减1计数。要求计数器有一个输出信号Z，当产生借位时Z为1，其他情况Z为0。
9.
10. 某组合逻辑电路的输入、输出信号的波形如图4所示。
1．写出电路的逻辑函数表达式；
2．用卡诺图化简逻辑函数；
3．用8选1数据选择器74HC151实现该逻辑函数。
11. 分析如图5 a所示时序逻辑电路。（设触发器的初态均为0）
1．写出驱动方程、输出方程；
2．列出状态表；
3．对应图b所示输入波形，画出Q0、Q1及输出Z的波形。
数字电子技术基础A复习题4
一、单项选择题(只有一个选项正确，共5道小题)
1. 为将D触发器转换为T触发器，图1-2所示电路的虚线框内应是 。
  (A) 或非门
  (B) 与非门
  (C) 异或门
  (D) 同或门
正确答案：D
解答参考：
2. 一位十进制计数器至少需要        个触发器。
  (A) 3
  (B) 4
  (C) 5
  (D) 10
正确答案：B
解答参考：
3. 有一A/D转换器，其输入和输出有理想的线性关系。当分别输入0V和5V电压时，输出的数字量为00H和FFH，可求得当输入2V电压时，电路输出的数字量为
  (A) 80H
  (B) 67H
  (C) 66H
  (D) 5FH
正确答案：C
解答参考：
4. 容量是512K×8的存储器共有
  (A) 512根地址线，8根数据线
  (B) 19根地址线，8根数据线
  (C) 17根地址线，8根数据线
  (D) 8根地址线，19根数据线。
正确答案：B
解答参考：
5. 在双积分A/D转换器中，输入电压在取样时间T1内的平均值VI与参考电压VREF应满足的条件是________。
  (A) |VI||VREF|        
  (B) |VI||VREF|
  (C) |VI|=|VREF|
  (D) 无任何要求
正确答案：B
解答参考：
四、主观题(共6道小题)
6.  已知一时序电路的状态表如表题6.1.1所示，试作出相应的状态图。
7. 图题6.1.5是某时序电路的状态转换图，设电路的初始状态为01，当序列X=100110时，求该电路输出Z的序列。
011010
8. 试画出图题7.2.1所示逻辑电路的输出(QA~QD)的波形，并分析该电路的逻辑功能。
S0=1表示右移操作，在这里是DSR→QA→QB→QC→QD。启动后，S1S0=11，处于置数状态，1110被置入寄存器中，然后每来一个脉冲，寄存器循环右移，寄存器中的序列依次是1110→1101→1011→0111。此时再来一个脉冲(即第四个脉冲)时，当QDQCQBQA瞬间变成1111，1110又被置入寄存器，回到起始状态，重又开始记数循环过程。所以它相当于一个四进制计数器的作用，也可以看作四分频电路。
9.
D为0表示产生一个有效宽度脉冲；E为0可能出现复位现象。
10.
11.
数字电子技术基础A复习题5
三、主观题(共8道小题)
1.
2.
3.
4. 设计一个组合逻辑电路。电路输入DCBA为8421BCD码，当输入代码所对应的十进制数能被4整除时，输出L为1，其他情况为0。
1．用或非门实现。
2．用3线-8线译码器74HC138和逻辑门实现。
（0可被任何数整除，要求有设计过程，最后画出电路图）
5. 分析如图6所示时序逻辑电路
1． 写出各触发器的激励方程、输出方程
2． 写出各触发器的状态方程
3． 列出电路的状态表并画出状态图
4． 说明电路的逻辑功能。
6. 3.4.3 试用2输入与非门和反相器设计一个4位的奇偶校验器，即当4位数中有奇数个1时输出为0，否则输出为1。
7.
（图在课本上）
8. 逻辑电路如图题5.2.6所示，已知CP和A的波形，画出触发器Q端的波形，设触发器的初始状态为0。