2012秋第二次在线作业
试卷总分:100
单选题
多选题
判断题
一、单选题(共 10 道试题,共 30 分。)
V
1. FPGA的中文全称是()
A. 通用阵列逻辑
B. 现场可编程门阵列
C. 可编程逻辑阵列
D. 可编程阵列逻辑
满分:3 分
2. 下列逻辑电路中为时序逻辑电路的是()
A. 变量译码器
B. 加法器
C. 数码寄存器
D. 数据选择器
满分:3 分
3. 8位移位寄存器,串行输入时经()个脉冲后,8位数码全部移入寄存器中
A. 1
B. 2
C. 4
D. 8
此题选: D 满分:3 分
4. 下列不属于简单PLD的是()
A. PLA
B. PAL
C. GAL
D. CPLD
此题选: D 满分:3 分
5. 同步时序电路和异步时序电路比较,其差异在于后者()
A. 没有触发器
B. .没有统一的时钟脉冲控制
C. 没有稳定状态
D. 输出只与内部状态有关
满分:3 分
6. 一位8421BCD码计数器至少需要()个触发器
A. 3
B. 4
C. 5
D. 10
满分:3 分
7. 以下四种转换器,()是A/D转换器且转换速度最高
A. 并联比较型
B. 逐次逼近型
C. 双积分型
D. 施密特触发器
满分:3 分
8. 一个容量为512*1的静态RAM具有()
A. 地址线9根,数据线1根
B. 地址线1根,数据线9根
C. 地址线512根,数据线9根
D. 地址线9根,数据线512根
满分:3 分
9. 在使用多片 DAC0832 进行 D/A 转换,并分别输入数据的应用中,它的两极数据锁存结构可以()
A. 保证各模拟电压能同时输出
B. 提高D/A转换速度
C. 提高D/A 转换速度
D. 增加可靠性
满分:3 分
10. 多谐振荡器有()
A. 两个稳态
B. 一个稳态,两个暂稳态
C. 一个稳态,一个暂稳态
D. 两个暂稳态
此题选: D 满分:3 分
2012秋第二次在线作业
试卷总分:100
单选题
多选题
判断题
二、多选题(共 10 道试题,共 30 分。)
V
1. 动态MOS RAM的优点是()
A. 单元电路结构简单
B. 单片集成度高
C. 功耗比静态MOS RAM低
D. 不需要刷新和再生操作
满分:3 分
2. 关于ISP Expert说法正确的是()
A. 可以进行功能仿真
B. 不可以进行功能仿真
C. 可以进行功能仿真
D. 可以进行时序仿真
E. 不可以进行时序仿真
满分:3 分
3. 在555定时器外部配上几个适当的阻容元件,就可以方便地构成()
A. 施密特触发器
B. 单稳态触发器
C. 多谐振荡器
D. 变换电路
满分:3 分
4. FPGA采用了逻辑单元阵列,内部包括()部分
A. 配置逻辑模块CLB
B. 输出输入模块IOB
C. 输出逻辑宏单元
D. 内部连线
满分:3 分
5. 通用阵列逻辑GAL是()
A. 可用电擦除的
B. 可重复编程的高速PLD
C. 具有加密的功能
D. 不可重复编程的高速PLD
满分:3 分
6. 用户使用PC并行口作编程的I/O口时()
A. 必须用附加电路将串行数据转换为正确的编程信号
B. 必须用附加电路将并行数据转换为正确的编程信号
C. 同时必须存在定时电路将串行指令转换成定时的ISP编程信号
D. 同时必须存在定时电路将并行指令转换成定时的ISP编程信号
满分:3 分
7. PLD编程连接点有哪几种形式()
A. 固定连接
B. 不固定连接
C. 编程连接
D. 不连接
满分:3 分
8. 555定时器电路可以应用于哪些方面()
A. 自动控制
B. 定时
C. 仿声
D. 防盗报警
满分:3 分
9. ispEXPERT设计输入可采用()
A. 原理图
B. 硬件描述语言
C. 功能模拟
D. 混合输入
满分:3 分
10. ROM的一般结构由哪几部分组成()
A. 地址译码器
B. 指令译码器
C. 存储矩阵
D. 读出电路
满分:3 分
2012秋第二次在线作业
试卷总分:100
单选题
多选题
判断题
三、判断题(共 20 道试题,共 40 分。)
V
1. FPGA有多种配置模式,外设模式可以将FPGA作为微处理器的外设,由微处理器对其编程
A. 错误
B. 正确
满分:2 分
2. 在PLS2000与3000系列中基本逻辑单元与LS1000系列完全相同,只是在全局时钟结构、I/O单元、输出使能结构输出布线池结构上有所不同
A. 错误
B. 正确
满分:2 分
3. 随机存储器是一种只能读出,不能写入的存储器
A. 错误
B. 正确
满分:2 分
4. 按照触发器的动作特点将时序逻辑电路分为Mealy型和Moore型
A. 错误
B. 正确
满分:2 分
5. 对边沿JK触发器,在CP为高电平期间,当J=K=1时,状态会翻转一次
A. 错误
B. 正确
满分:2 分
6. 异步时序逻辑电路其存储电路中的触发器状态的变化不是在同一时钟下进行的,动作的步调是不一致的
A. 错误
B. 正确
满分:2 分
7. 在同步时序电路的设计中,若最简状态表中的状态数为2N,而又是用N级触发器来实现其电路,则不需检查电路的自启动性
A. 错误
B. 正确
满分:2 分
8. 环形计数器如果不作自启动修改,则总有孤立状态存在
A. 错误
B. 正确
满分:2 分
9. FPGA有多种配置模式,并行主模式为一片FPGA加一片EPROM的方式
A. 错误
B. 正确
满分:2 分
10. 无论是那一种ADC,都是要把连续的模拟量转换成离散的数字量
A. 错误
B. 正确
满分:2 分
11. 多谐振荡器有两个稳态
A. 错误
B. 正确
满分:2 分
12. 计数器的模是指对输入的计数脉冲的个数
A. 错误
B. 正确
满分:2 分
13. 动态随机存取存储器需要不断地刷新,以防止电容上存储的信息丢失
A. 错误
B. 正确
满分:2 分
14. ROM和RAM中存入的信息在电源断掉后都不会丢失
A. 错误
B. 正确
满分:2 分
15. 时序电路不含有记忆功能的器件
A. 错误
B. 正确
满分:2 分
16. 量化是对展宽的采样值进行划分量化级,级别越多,与模拟量相对的数字信号的位数越多
A. 错误
B. 正确
满分:2 分
17. 线性度也称非线性度。是指ADC实际的转移函数与理想直线的最大偏移。它包括量化误差
A. 错误
B. 正确
满分:2 分
18. 分辨率越高,转换时对应数字输入信号最低位的模拟信号电压数值越大
A. 错误
B. 正确
满分:2 分
19. 实体(Entity)类似于原理图中的符号(Symbol), 它描述模块的具体功能
A. 错误
B. 正确
满分:2 分
20. 计数器的模是指构成计数器的触发器的个数
A. 错误
B. 正确
满分:2 分
试卷总分:100
单选题
多选题
判断题
一、单选题(共 10 道试题,共 30 分。)
V
1. FPGA的中文全称是()
A. 通用阵列逻辑
B. 现场可编程门阵列
C. 可编程逻辑阵列
D. 可编程阵列逻辑
满分:3 分
2. 下列逻辑电路中为时序逻辑电路的是()
A. 变量译码器
B. 加法器
C. 数码寄存器
D. 数据选择器
满分:3 分
3. 8位移位寄存器,串行输入时经()个脉冲后,8位数码全部移入寄存器中
A. 1
B. 2
C. 4
D. 8
此题选: D 满分:3 分
4. 下列不属于简单PLD的是()
A. PLA
B. PAL
C. GAL
D. CPLD
此题选: D 满分:3 分
5. 同步时序电路和异步时序电路比较,其差异在于后者()
A. 没有触发器
B. .没有统一的时钟脉冲控制
C. 没有稳定状态
D. 输出只与内部状态有关
满分:3 分
6. 一位8421BCD码计数器至少需要()个触发器
A. 3
B. 4
C. 5
D. 10
满分:3 分
7. 以下四种转换器,()是A/D转换器且转换速度最高
A. 并联比较型
B. 逐次逼近型
C. 双积分型
D. 施密特触发器
满分:3 分
8. 一个容量为512*1的静态RAM具有()
A. 地址线9根,数据线1根
B. 地址线1根,数据线9根
C. 地址线512根,数据线9根
D. 地址线9根,数据线512根
满分:3 分
9. 在使用多片 DAC0832 进行 D/A 转换,并分别输入数据的应用中,它的两极数据锁存结构可以()
A. 保证各模拟电压能同时输出
B. 提高D/A转换速度
C. 提高D/A 转换速度
D. 增加可靠性
满分:3 分
10. 多谐振荡器有()
A. 两个稳态
B. 一个稳态,两个暂稳态
C. 一个稳态,一个暂稳态
D. 两个暂稳态
此题选: D 满分:3 分
2012秋第二次在线作业
试卷总分:100
单选题
多选题
判断题
二、多选题(共 10 道试题,共 30 分。)
V
1. 动态MOS RAM的优点是()
A. 单元电路结构简单
B. 单片集成度高
C. 功耗比静态MOS RAM低
D. 不需要刷新和再生操作
满分:3 分
2. 关于ISP Expert说法正确的是()
A. 可以进行功能仿真
B. 不可以进行功能仿真
C. 可以进行功能仿真
D. 可以进行时序仿真
E. 不可以进行时序仿真
满分:3 分
3. 在555定时器外部配上几个适当的阻容元件,就可以方便地构成()
A. 施密特触发器
B. 单稳态触发器
C. 多谐振荡器
D. 变换电路
满分:3 分
4. FPGA采用了逻辑单元阵列,内部包括()部分
A. 配置逻辑模块CLB
B. 输出输入模块IOB
C. 输出逻辑宏单元
D. 内部连线
满分:3 分
5. 通用阵列逻辑GAL是()
A. 可用电擦除的
B. 可重复编程的高速PLD
C. 具有加密的功能
D. 不可重复编程的高速PLD
满分:3 分
6. 用户使用PC并行口作编程的I/O口时()
A. 必须用附加电路将串行数据转换为正确的编程信号
B. 必须用附加电路将并行数据转换为正确的编程信号
C. 同时必须存在定时电路将串行指令转换成定时的ISP编程信号
D. 同时必须存在定时电路将并行指令转换成定时的ISP编程信号
满分:3 分
7. PLD编程连接点有哪几种形式()
A. 固定连接
B. 不固定连接
C. 编程连接
D. 不连接
满分:3 分
8. 555定时器电路可以应用于哪些方面()
A. 自动控制
B. 定时
C. 仿声
D. 防盗报警
满分:3 分
9. ispEXPERT设计输入可采用()
A. 原理图
B. 硬件描述语言
C. 功能模拟
D. 混合输入
满分:3 分
10. ROM的一般结构由哪几部分组成()
A. 地址译码器
B. 指令译码器
C. 存储矩阵
D. 读出电路
满分:3 分
2012秋第二次在线作业
试卷总分:100
单选题
多选题
判断题
三、判断题(共 20 道试题,共 40 分。)
V
1. FPGA有多种配置模式,外设模式可以将FPGA作为微处理器的外设,由微处理器对其编程
A. 错误
B. 正确
满分:2 分
2. 在PLS2000与3000系列中基本逻辑单元与LS1000系列完全相同,只是在全局时钟结构、I/O单元、输出使能结构输出布线池结构上有所不同
A. 错误
B. 正确
满分:2 分
3. 随机存储器是一种只能读出,不能写入的存储器
A. 错误
B. 正确
满分:2 分
4. 按照触发器的动作特点将时序逻辑电路分为Mealy型和Moore型
A. 错误
B. 正确
满分:2 分
5. 对边沿JK触发器,在CP为高电平期间,当J=K=1时,状态会翻转一次
A. 错误
B. 正确
满分:2 分
6. 异步时序逻辑电路其存储电路中的触发器状态的变化不是在同一时钟下进行的,动作的步调是不一致的
A. 错误
B. 正确
满分:2 分
7. 在同步时序电路的设计中,若最简状态表中的状态数为2N,而又是用N级触发器来实现其电路,则不需检查电路的自启动性
A. 错误
B. 正确
满分:2 分
8. 环形计数器如果不作自启动修改,则总有孤立状态存在
A. 错误
B. 正确
满分:2 分
9. FPGA有多种配置模式,并行主模式为一片FPGA加一片EPROM的方式
A. 错误
B. 正确
满分:2 分
10. 无论是那一种ADC,都是要把连续的模拟量转换成离散的数字量
A. 错误
B. 正确
满分:2 分
11. 多谐振荡器有两个稳态
A. 错误
B. 正确
满分:2 分
12. 计数器的模是指对输入的计数脉冲的个数
A. 错误
B. 正确
满分:2 分
13. 动态随机存取存储器需要不断地刷新,以防止电容上存储的信息丢失
A. 错误
B. 正确
满分:2 分
14. ROM和RAM中存入的信息在电源断掉后都不会丢失
A. 错误
B. 正确
满分:2 分
15. 时序电路不含有记忆功能的器件
A. 错误
B. 正确
满分:2 分
16. 量化是对展宽的采样值进行划分量化级,级别越多,与模拟量相对的数字信号的位数越多
A. 错误
B. 正确
满分:2 分
17. 线性度也称非线性度。是指ADC实际的转移函数与理想直线的最大偏移。它包括量化误差
A. 错误
B. 正确
满分:2 分
18. 分辨率越高,转换时对应数字输入信号最低位的模拟信号电压数值越大
A. 错误
B. 正确
满分:2 分
19. 实体(Entity)类似于原理图中的符号(Symbol), 它描述模块的具体功能
A. 错误
B. 正确
满分:2 分
20. 计数器的模是指构成计数器的触发器的个数
A. 错误
B. 正确
满分:2 分
版权声明
声明:有的资源均来自网络转载,版权归原作者所有,如有侵犯到您的权益
请联系本站我们将配合处理!